digitalclock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13KB
下载次数：5
上传日期：2009-12-13 12:04:44
上 传 者：
yanghaitao8023
说明： 数字钟的VHDL设计 具有整点报时、闹钟等功能
(VHDL design of digital clock the whole point timekeeping, alarm clock and other functions)
文件列表:
数字钟设计\vhdl\adjuster.vhd (2396, 2006-08-01)
数字钟设计\vhdl\counter24.vhd (1502, 2006-08-01)
数字钟设计\vhdl\counter60.vhd (1548, 2006-08-01)
数字钟设计\vhdl\display.vhd (1107, 2006-08-01)
数字钟设计\vhdl\top.vhd (4188, 2006-08-01)
数字钟设计\schematic\adjuster.gdf (6251, 2006-07-31)
数字钟设计\schematic\counter24.gdf (5453, 2006-07-31)
数字钟设计\schematic\counter60.gdf (4612, 2006-07-31)
数字钟设计\schematic\d2_4E.gdf (2191, 2006-07-31)
数字钟设计\schematic\top.gdf (12782, 2006-07-31)
数字钟设计\vhdl (0, 2009-12-13)
数字钟设计\schematic (0, 2009-12-13)
数字钟设计 (0, 2009-12-13)
近期下载者：
相关文件：
收藏者：