Verilog_Designing
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1283KB
下载次数：13
上传日期：2009-12-13 21:18:01
上 传 者：
alphalee
说明： Verilog设计教程（夏宇闻）。
北京航空航天大学经典教程。
(Verilog Designing (Xia Yuwen).
A classical book of Beijing University of Aeronautics and Astronautics.)
文件列表:
Verilog设计教程(夏宇闻).pdf (1786724, 2009-12-13)
近期下载者：
相关文件：
收藏者：