chufaqi

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:24
上传日期:2010-01-11 12:25:09
上 传 者jeffzld
说明:  VHDL除法器设计,配合移位减法方式设计除法器以节省硬件成本
(VHDL divider design)

文件列表:
chufaqi.rtf (3228, 2010-01-11)

近期下载者

相关文件


收藏者