联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 下载中心 > VHDL/FPGA/Verilog >
DPLL
DPLL
锁相环
数字锁相环
DPLL
全数字锁相环
DPLL VHDL
下载(
173
)
赞(
0
)
踩(
0
)
评论(
0
)
收藏(
0
)
所属分类
:VHDL/FPGA/Verilog
开发工具
:VHDL
文件大小
:1KB
下载次数
:173
上传日期
:2010-02-07 10:40:17
上 传 者
:
KT猫
说明: 全数字锁相环的verilog设计,已通过仿真验证能迅速锁定相位
(Digital phase loop lock design with verilog)
文件列表
:
DPLL.
v
(4973, 2010-01-25)
近期下载者
:
相关文件
:
评论
:[
我要评论
] [
举报此文件
]
收藏者
: