FIFO
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：102KB
下载次数：21
上传日期：2010-02-22 18:02:54
上 传 者：
dwj890114
说明： 该FIFO应当提供用户读使能和写使能输入控制信号，并输出指示FIFO状态的非空和非满信号，FIFO的输入、输出数据使各自的数据总线：in_data和out_data。
(The FIFO should be provided to enable users to read and write enable input control signal, and outputs instructions FIFO status signals of non-empty and non-full, FIFO input and output data to make their respective data bus: in_data and out_data.)
文件列表:
FIFO.docx (122623, 2010-02-22)
近期下载者：
相关文件：
收藏者：