usb_model
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：19
上传日期：2010-02-23 09:04:12
上 传 者：
itman
说明： usb接口model原码设计,可以模拟USB的接口数据接收,用于usb接口数据的仿真.
(usb interface model of the original codes designed to simulate USB interface data reception, usb interface data for the simulation.)
文件列表:
usb_model\fifo_ref.v (1189, 2007-12-12)
usb_model\usb_model.v (3566, 2007-12-12)
usb_model (0, 2010-02-23)
近期下载者：
相关文件：
收藏者：