FPGA_design_process
所属分类：VHDL/FPGA/Verilog
开发工具：Others
文件大小：213KB
下载次数：4
上传日期：2010-02-23 15:32:05
上 传 者：
howard_leon
说明： FPGA 设计全流程：Modelsim>>Synplify.Pro>>ISE
(FPGA design of the whole process: Modelsim>>Synplify.Pro>>ISE)
文件列表:
FPGA设计全流程Modelsim_SynplifyPro_ISE.pdf (245760, 2009-04-07)
近期下载者：
相关文件：
收藏者：