vhdl源程序
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：4KB
下载次数：11
上传日期：2005-08-11 21:48:45
上 传 者：
start000
说明： VHDL几个设计实例,用WHEN ELSE 语句实现条件赋值等
(some vhdl design example .with WHEN ELSE sentence)
文件列表:
加法器：generate语句的应用.txt (1183, 2005-08-11)
计数器：std_logic_unsigned的用法.txt (926, 2005-08-11)
计数器：generate语句的应用.txt (1526, 2005-08-11)
条件赋值：使用when else语句.vhd (358, 2005-08-11)
条件赋值：使用列举类型.vhd (587, 2005-08-11)
条件赋值：使用多路选择器.vhd (529, 2005-08-11)
元件例化与层次设计.txt (0, 2005-08-11)
FIFO.txt (2260, 2005-08-11)
近期下载者：
相关文件：
收藏者：