frequency_divider
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：4
上传日期：2010-03-12 16:56:05
上 传 者：
chriya
说明： 分频器的编程思路为：32MHZ经过第1次分频变成1KHZ，再经过第2次分频变成100HZ，分别输出两次分频结果。
(Divider of programming ideas for: 32MHZ after the first band to become a sub-sub-1KHZ, and then after the 2nd sub-band into a 100HZ, respectively, the results of the output frequency of the two points.)
文件列表:
frequency divider.txt (1622, 2010-03-12)
近期下载者：
相关文件：
收藏者：