AUTO_START
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：6
上传日期：2010-03-26 13:47:01
上 传 者：
1622968
说明： verilog 编写的代码 方便使用 能自启动的七进制计数器
(verilog code written in easy to use can be self-starting of the seven binary counter)
文件列表:
能自启动的七进制计数器\jishu7.v (653, 2006-04-27)
能自启动的七进制计数器\jishu7_top.v (247, 2006-04-27)
能自启动的七进制计数器\transcript (457, 2008-04-17)
能自启动的七进制计数器 (0, 2010-03-26)
近期下载者：
相关文件：
收藏者：