DES_Encrypt_Decrypt_Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：8KB
下载次数：119
上传日期：2010-04-14 17:07:17
上 传 者：
加菲猫1003
说明： DES加密算法的Verilog HDL实现，带模式选择端口，可以实现加密和解密，已经modelsim仿真通过。
(Des En/Decrypt,Verilog HDL code)
文件列表:
left_shifterb.v (154, 2010-03-24)
p.v (434, 2010-03-24)
S1.v (2998, 2010-03-24)
S2.v (3010, 2010-03-24)
S3.v (3017, 2010-03-24)
S4.v (3014, 2010-03-24)
S5.v (3081, 2010-03-24)
S6.v (3016, 2010-03-24)
S7.v (3011, 2010-03-24)
S8.v (3014, 2010-03-24)
S_box.v (337, 2010-03-24)
top.v (536, 2010-03-25)
des_top.v (3998, 2010-03-25)
desf.v (278, 2010-03-24)
desL.v (277, 2010-03-24)
E_box.v (594, 2010-03-24)
IP.v (868, 2010-03-24)
IP_1.v (1040, 2010-03-24)
key.v (677, 2010-03-24)
key_top.v (1999, 2010-03-24)
keys.v (607, 2010-03-24)
left_shiftera.v (152, 2010-03-24)
近期下载者：
相关文件：
收藏者：