Desktop
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：14
上传日期：2010-04-20 22:54:45
上 传 者：
true12345
说明： crc校验码verilog代码，24bits，按原理写的代码
(cyclic redundancy check
24 bits
verilog)
文件列表:
crc24_cy.v (1229, 2010-03-30)
crc24_cy_tb.v (376, 2010-03-30)
近期下载者：
相关文件：
收藏者：