EDAshuzishizhong

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:9
上传日期:2010-04-24 21:47:48
上 传 者xiyungaofei
说明:  多功能数字时钟课程设计可用的,含手动校时电路,整点报时电路。报时长短需要自己设置程序
(digital clock decode)

文件列表:
EDAshuzishizhong.txt (2411, 2010-04-24)

近期下载者

相关文件


收藏者