weitongbu
所属分类：单片机开发
开发工具：VHDL
文件大小：578KB
下载次数：441
上传日期：2010-05-06 10:17:56
上 传 者：
darkflower226
说明： 数字锁相环实现位同步信号的提取,含电路图，和源代码
(Digital phase-locked loop to achieve bit synchronization signal extraction, including schematics, and source code)
文件列表:
位同步提取\1.jpg (42864, 2009-05-17)
位同步提取\2.jpg (31820, 2009-05-17)
位同步提取\3.jpg (31585, 2009-05-18)
位同步提取\4.jpg (49036, 2009-05-18)
位同步提取\5.jpg (36131, 2009-05-18)
位同步提取\6.jpg (37299, 2009-05-18)
位同步提取\7.jpg (45241, 2009-05-18)
位同步提取\8.jpg (46967, 2009-05-18)
位同步提取\cpld仿真说明.wps (348160, 2009-05-18)
位同步提取\project.rar (225229, 2009-05-18)
位同步提取\说明文档.txt (384, 2009-06-26)
位同步提取 (0, 2009-06-26)
近期下载者：
相关文件：
收藏者：