series_port
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：5KB
下载次数：18
上传日期：2010-05-19 01:01:48
上 传 者：
ssrdy
说明： 用verilog语言编写的串口收发程序，可以进行429总线数据与rs232口的通信。
(With verilog program written in serial transceivers, can be 429 bus data and rs232 mouth communication.)
文件列表:
串口收发\clockdiv.v (1053, 2010-04-29)
串口收发\toptest.v (2863, 2010-04-29)
串口收发\top.v (1171, 2010-04-19)
串口收发\reciever.v (3415, 2010-04-13)
串口收发\transmit.v (4712, 2010-05-05)
串口收发\recie_test.v (2556, 2010-04-12)
串口收发 (0, 2010-05-19)
近期下载者：
相关文件：
收藏者：