Deinterleaver
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：147
上传日期：2010-05-20 11:54:33
上 传 者：
lxg622
说明： 交织解交织器，由ROM模块，计数器，RAM模块，二选一数选器构成
(Deinterleaver from the ROM module, counters, RAM modules, the second election the number of selected device and forms a)
文件列表:
交织解交织器\交织器\top.vhd (5387, 2007-01-04)
交织解交织器\解交织器\jtop.vhd (5415, 2007-01-04)
交织解交织器\交织器 (0, 2010-05-20)
交织解交织器\解交织器 (0, 2010-05-20)
交织解交织器 (0, 2010-05-20)
近期下载者：
相关文件：
收藏者：