adder16b
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：44
上传日期：2010-05-20 21:44:03
上 传 者：
dsk001
说明： 16位串行进位加法器串行进位加法器和值都依赖于上一位的进位信号，即进位信号是串行的经过加法器的每一位。所以进位链的长度与整个加法器的位数有关。
(March 16 of the old adding
)
文件列表:
adder16b.doc (23040, 2010-05-20)
近期下载者：
相关文件：
收藏者：