4-ahead_Adder
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：117KB
下载次数：8
上传日期：2010-05-28 12:17:43
上 传 者：
genghuazhen
说明： 用Verilog HDL语言实现超前进位加法器的逻辑功能,通过ModelSim软件对4位超前进位加法器设计的仿真.
(With the Verilog HDL language-ahead adder logic functions, by ModelSim software 4-ahead adder design simulation.)
文件列表:
4-ahead_Adder.doc (153600, 2010-05-28)
近期下载者：
相关文件：
收藏者：