vhdl_verilog_tutorial
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：1
上传日期：2010-06-01 15:13:19
上 传 者：
winnie_688
说明： vhdl 和verilog语言的教学文件，非常简单易懂，适合初学者入门看
(vhdl and verilog language teaching documents, very easy to understand, see Introduction for beginners)
文件列表:
vhdl_verilog_tutorial\addersubtractor.v (1938, 2007-07-07)
vhdl_verilog_tutorial\addersubtractor.vhd (3143, 2007-07-07)
vhdl_verilog_tutorial (0, 2009-11-06)
近期下载者：
相关文件：
收藏者：