chengfaqi
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：219KB
下载次数：21
上传日期：2010-06-03 22:16:28
上 传 者：
ABCif
说明： VHDL24*24位无符号乘法器，采用的是18*18结构
(VHDL24*24-bit unsigned multiplier, used in the structure of 18* 18)
文件列表:
24位乘法器.doc (254976, 2010-06-03)
近期下载者：
相关文件：
收藏者：