floatadder
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：27
上传日期：2010-06-10 10:00:38
上 传 者：
vhdlnewman
说明： 浮点数的加法，基于vhdl语言实现，在电机控制中经常使用
(Floating point addition, based on vhdl language, often used in motor control)
文件列表:
一个浮点加法器\signed_add.vhd (3255, 2007-09-29)
一个浮点加法器\使用说明请参看右侧注释====〉〉.txt (774, 2008-01-28)
一个浮点加法器 (0, 2010-06-09)
近期下载者：
相关文件：
收藏者：