multiply

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:2
上传日期:2010-06-19 12:39:50
上 传 者setagllib
说明:  简单的乘法器,用Verilog实现 multiply
(multiply)

文件列表:
multiply.vhd (2192, 2008-05-19)

近期下载者

相关文件


收藏者