VHDL1
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：3
上传日期：2010-07-13 19:37:50
上 传 者：
garnett_ning
说明： 4位并行加法器，a3,a2,a1,a0,b3,b2,b1,b0,cin为输入，cout,s3,s2,s1,s0为输出
(4-bit parallel adder, a3, a2, a1, a0, b3, b2, b1, b0, cin as the input, cout, s3, s2, s1, s0 as the output)
文件列表:
f_adder.vhd (270, 2010-07-05)
VHDL1.vhd (518, 2010-07-05)
近期下载者：
相关文件：
收藏者：