fir_srg
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：7
上传日期：2010-07-22 15:49:23
上 传 者：
whutiankong
说明： 该程序是利用Verlag HDL硬件描述语言实现的fir数字滤波器，希望对刚学习verilog的朋友有所帮助。
(The procedure is to use Verlag HDL hardware description language implementation of fir digital filters, just want to help a friend learn verilog.)
文件列表:
fir_srg.v (1119, 2006-04-13)
近期下载者：
相关文件：
收藏者：