SPconversion_CPLD_FPGA_VHDL
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：10
上传日期：2010-08-30 11:24:35
上 传 者：
magictwk
说明： 基于状态机的8bit并串变换，使用VHDL语言，使用Xilinx ISE，程序特点是使用了状态机，通过分析可以学习如何使用状态机编程，并完成8bit并串变换的功能
(8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the state machine, the analysis can learn how to use the state machine programming, and complete the 8bit and string transformation functions)
文件列表:
串并变换.txt (3064, 2010-06-11)
近期下载者：
相关文件：
收藏者：