VHD_Veri_spi 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > VHD_Veri_spi

VHD_Veri_spi

spi verilog verilog spi spi slave spi slave verilog VHD_Veri_spi.rar

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13KB
下载次数：56
上传日期：2010-09-05 20:01:42
上传者：pengpwn

说明：一个强大的符合SPI规范的VHDL/Verilog源码文件，传输模式和时钟相位均可以指定，采用同步时钟设计，可以工作在很高的频率下。支持主机及从机模式，强烈推荐使用！
(A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design can work in very high frequency. Support the host and slave mode, strongly recommended!)

文件列表:

vspi\vspi.v (23738, 1999-10-27)
vspi\vspi.vhd (23246, 2010-08-08)
vspi (0, 2010-08-15)

近期下载者：

相关文件：

评论：[我要评论] [举报此文件]

收藏者：