eth_send
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：113
上传日期：2010-09-26 14:43:28
上 传 者：
palana
说明： 清华大学sdr项目，网口代码。Verilog编写。很实用。希望大家喜欢。
(Tsinghua University sdr project, network interface code. Verilog preparation. Very practical. Hope you like it.)
文件列表:
eth_send.v (14799, 2009-12-11)
近期下载者：
相关文件：
收藏者：