Verilog DHL数字钟
所属分类：VHDL/FPGA/Verilog
开发工具：MultiPlatform
文件大小：2KB
下载次数：709
上传日期：2005-12-10 22:10:57
上 传 者：
yangshu.4836
说明： 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
(Verilog language used in the preparation of a digital clock procedures, in addition to the basic count, but also with school, an alarm clock)
文件列表:
Verilog DHL数字钟.txt (4286, 2005-12-10)
近期下载者：
相关文件：
收藏者：