seg71
所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:1KB
下载次数:5
上传日期:2010-11-12 17:02:45
上 传 者:
zgqgnxxj1986
说明: 7段数码管测试实验1:以动态扫描方式在8位数码管“同时”显示0--7
实验的目的是向用户介绍多个数码管动态显示的方法。
动态显示的方法是,按一定的频率轮流向各个数码管的COM端送出低电平,同时送出对应的数据给各段。
(7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to the user multiple digital dynamic display method. Dynamic display method is to rotate at a certain frequency of the various digital control of the COM to send low end, while the corresponding data sent to each segment.)
文件列表:
seg71.v (2157, 2010-10-24)
近期下载者:
相关文件:
收藏者: