8_dv

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:738KB
下载次数:5
上传日期:2010-11-17 20:29:38
上 传 者1115342
说明:  一个简单的触发器实现,调用的是IP核,比较简单,适合初学
(A simple flip-flop implementation, called the IP core, relatively simple, suitable for beginners)

文件列表:
8_除法器\8_除法器.rar (812699, 2008-06-21)
8_除法器 (0, 2010-11-17)

近期下载者

相关文件


收藏者