multiplier
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：12
上传日期：2010-11-22 11:35:17
上 传 者：
gao_zb
说明： 采用移位相加方法设计的串行乘法器，具有握手信号（输入启动信号，输出完成信号），采用状态机方法设计的源代码。
(A serial multiplier with a handshake signals (input start signal, the output completion signal), designed by adder and shifter using a state machine.)
文件列表:
multiplier.vhd (2382, 2010-11-22)
近期下载者：
相关文件：
收藏者：