联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 下载中心 > VHDL/FPGA/Verilog >
assign_statement
assign_statement
statement
下载(
2
)
赞(
0
)
踩(
0
)
评论(
0
)
收藏(
0
)
所属分类
:VHDL/FPGA/Verilog
开发工具
:VHDL
文件大小
:29KB
下载次数
:2
上传日期
:2010-12-07 16:32:19
上 传 者
:
san_vnky
说明: assign statement description
文件列表
:
assign statement.
pdf
(47680, 2010-09-02)
近期下载者
:
相关文件
:
评论
:[
我要评论
] [
举报此文件
]
收藏者
: