szz
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：948KB
下载次数：43
上传日期：2010-12-10 00:40:02
上 传 者：
fodd
说明： Verilog编写的数字钟，利用动态扫描在六位数码管上显示，可调时间，在程序中指定的时间报时，蜂鸣器实现。
(Digital clock written in Verilog, the use of dynamic scanning of the six digital display, adjustable time, the time specified in the program chime, buzzer achieved.)
文件列表:
szz\szz1.JPG (179810, 2010-12-09)
szz\szz2.JPG (241456, 2010-12-09)
szz\szz3.JPG (253189, 2010-12-09)
szz\szz\szz.asm.rpt (7143, 2010-12-09)
szz\szz\szz.cdf (280, 2010-12-09)
szz\szz\szz.done (26, 2010-12-09)
szz\szz\szz.fit.eqn (101891, 2010-12-09)
szz\szz\szz.fit.rpt (96999, 2010-12-09)
szz\szz\szz.fit.summary (427, 2010-12-09)
szz\szz\szz.flow.rpt (3605, 2010-12-09)
szz\szz\szz.map.eqn (69923, 2010-12-09)
szz\szz\szz.map.rpt (50586, 2010-12-09)
szz\szz\szz.map.summary (368, 2010-12-09)
szz\szz\szz.pin (30155, 2010-12-09)
szz\szz\szz.pof (524474, 2010-12-09)
szz\szz\szz.qpf (942, 2010-12-09)
szz\szz\szz.qsf (2954, 2010-12-09)
szz\szz\szz.sim.rpt (4773, 2010-12-09)
szz\szz\szz.sof (140505, 2010-12-09)
szz\szz\szz.tan.rpt (93009, 2010-12-09)
szz\szz\szz.tan.summary (1690, 2010-12-09)
szz\szz\szz.v (2515, 2010-12-09)
szz\szz\szz.vwf (10011, 2010-12-09)
szz\szz\szzjian.vwf (11421, 2010-12-09)
szz\szz\db\add_sub_3rh.tdf (2367, 2010-12-09)
szz\szz\db\add_sub_6rh.tdf (2988, 2010-12-09)
szz\szz\db\add_sub_7rh.tdf (3195, 2010-12-09)
szz\szz\db\add_sub_ke8.tdf (1680, 2010-12-09)
szz\szz\db\add_sub_le8.tdf (1825, 2010-12-09)
szz\szz\db\add_sub_ma8.tdf (2477, 2010-12-09)
szz\szz\db\add_sub_me8.tdf (2191, 2010-12-09)
szz\szz\db\add_sub_ne8.tdf (2398, 2010-12-09)
szz\szz\db\add_sub_oe8.tdf (2605, 2010-12-09)
szz\szz\db\alt_u_div_dld.tdf (7588, 2010-12-09)
szz\szz\db\lpm_divide_ilf.tdf (1822, 2010-12-09)
szz\szz\db\lpm_divide_ldf.tdf (1813, 2010-12-09)
szz\szz\db\sign_div_unsign_khg.tdf (2349, 2010-12-09)
szz\szz\db\szz.(0).cnf.cdb (9343, 2010-12-09)
szz\szz\db\szz.(0).cnf.hdb (2220, 2010-12-09)
szz\szz\db\szz.(1).cnf.cdb (898, 2010-12-09)
... ...
近期下载者：
相关文件：
收藏者：