digital-tube
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：303KB
下载次数：9
上传日期：2010-12-12 13:02:01
上 传 者：
songcong1026
说明： 实现开发板上的数码管静态循环显示0~F。通过这个实验，掌握采用Verilog
HDL语言编程实现7段数码管显示译码器的方法。
(The digital realization of the development board cycling static display 0 ~ F. Through this experiment, using Verilog HDL language to master programming 7-segment display decoder method.)
文件列表:
digital-tube.pdf (329841, 2009-12-14)
近期下载者：
相关文件：
收藏者：