key_test 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > key_test

key_test

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：4
上传日期：2010-12-23 16:23:16
上传者：沉稳人生

说明： Verilog写的案件扫描程序，用xilinx ise5.2
(Scanner written in Verilog case, with xilinx ise5.2)

文件列表:

key_test.v (4098, 2010-08-23)

近期下载者：

相关文件：

收藏者：