1 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > 1

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：11KB
下载次数：5
上传日期：2010-12-24 16:25:04
上传者：张思文

说明：学习状态机的设计方法，并利用状态机编写程序。
(Learning state machine design and use of state machine programming.)

文件列表:

1.doc (51712, 2010-10-20)

近期下载者：

相关文件：

收藏者：