signed_add 联合开发网

Pudn.com > 下载中心 > VHDL/FPGA/Verilog > signed_add

signed_add

signed_add verilog signed 有符号数 vhdl fpga $signed verilog 有符号

所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：93KB
下载次数：110
上传日期：2011-01-18 17:30:14
上传者：xang

说明： verilog 中处理有符号数加减乘除运算的详细讨论和例子。
(Verilog signed arithmetic discussion and examples)

文件列表:

signed_add\deb.bat (70, 2009-11-07)
signed_add\nc.bat (36, 2009-11-07)
signed_add\signed_add.fsdb (3337, 2009-11-28)
signed_add\signed_add.rc (1560, 2009-11-10)
signed_add\signed_add.v (683, 2009-11-29)
signed_add\signed_add_tb.v (1271, 2009-11-29)
signed_add (0, 2011-01-18)
(原創) 如何處理signed integer的加法運算與overflow (SOC) (Verilog) - 博客文库 - 博客园.mht (288372, 2010-07-12)

近期下载者：

相关文件：

评论：[我要评论] [举报此文件]

收藏者：