AD80305
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：40
上传日期：2015-01-09 17:49:46
上 传 者：
hephang
说明： 一种基于xilinx FPGA S6,verilog 实现AD80305输入输出接口配置，可参考
(Based xilinx FPGA S6, verilog realize AD80305 input and output interface configuration, refer to)
文件列表:
AD80305 (0, 2015-01-09)
AD80305\AD80305_DATA_INTF_RX_DCS.v (21423, 2014-04-03)
AD80305\AD80305_DATA_INTF_TX_DCS.v (3134, 2014-01-16)
近期下载者：
相关文件：
收藏者：