FPGA-timer
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1953KB
下载次数：1
上传日期：2015-01-26 15:49:01
上 传 者：
CrazyICer
说明： fpga时序收敛的设计培训教程，很适合大家学习，适合入门
(fpga design training tutorial timing closure, it is suitable for everyone to learn, for entry)
文件列表:
FPGA设计时序收敛_上海_20070725_王巍.pdf (4402225, 2015-01-11)
近期下载者：
相关文件：
收藏者：