stopwatch

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:391KB
下载次数:1
上传日期:2015-03-10 07:53:41
上 传 者goodman365
说明:  设计一个数字秒表,共有6位输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分
(Design a digital stopwatch, a total of six output display, respectively, hundredths, tenths of a second, seconds, ten seconds, minutes )

文件列表:
数字秒表设计.doc (17806336, 2015-03-10)

近期下载者

相关文件


收藏者