DIGITAL_CLOCK_TEST
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：2
上传日期：2011-02-11 09:20:15
上 传 者：
simon900314
说明： 数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管
(Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform)
文件列表:
Keyscan.v (3037, 2010-11-26)
one_sec.v (425, 2010-12-08)
scan_clk.v (398, 2010-11-26)
set_time.v (1088, 2010-11-30)
clock.v (3053, 2010-11-30)
data_2_disp.v (448, 2010-11-26)
Digital_Clk.v (1723, 2010-11-30)
近期下载者：
相关文件：
收藏者：