clock
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：6KB
下载次数：6
上传日期：2015-04-06 17:37:43
上 传 者：
xylophonea
说明： 用Verilog编程设计出一个具有计时，校准，闹钟，日历等功能的电子时钟；
(Design a program with Verilog have time, calibration, alarm clock, calendar and other functions of electronic clock )
文件列表:
程序清单\分频模块.txt (1271, 2014-07-04)
程序清单\按键去抖动模块.txt (629, 2014-07-04)
程序清单\数码管显示模块.txt (1198, 2014-07-04)
程序清单\日历模块.txt (4193, 2014-07-04)
程序清单\日期校准模块.txt (2615, 2014-07-04)
程序清单\时钟校准模块.txt (1037, 2014-07-04)
程序清单\时间模块.txt (1873, 2014-07-04)
程序清单\译码模块.txt (2816, 2014-07-04)
程序清单\选择显示功能模块.txt (2241, 2014-07-04)
程序清单\闹钟模块.txt (401, 2014-07-04)
程序清单\闹钟设置模块.txt (1191, 2014-07-04)
程序清单 (0, 2014-07-04)
近期下载者：
相关文件：
收藏者：