rx_tx_demo
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：3
上传日期：2015-04-16 20:55:51
上 传 者：
tuifeixizhuang
说明： 用verilog实现的少量字符串的连续收发，添加了FIFO模块，稍微修改下就可以使用。
(Receive a small amount of a continuous string of verilog implementation, added FIFO module, can be used under slightly modified.)
文件列表:
rx_funcmod.v (1322, 2015-04-07)
tx_funcmod.v (1074, 2015-03-26)
tx_rx_demo.v (1539, 2015-03-25)
fifo_savemod.v (825, 2015-03-25)
近期下载者：
相关文件：
收藏者：