SystemVerilog
所属分类：VHDL/FPGA/Verilog
开发工具：Windows_Unix
文件大小：24KB
下载次数：23
上传日期：2011-02-21 09:43:50
上 传 者：
interlm
说明： 几个systemveriog的例子，包括8-bit up counter和divide-by-2 counter等等
(about systemverilog)
文件列表:
几个SystemVerilog的例子.doc (215552, 2010-02-20)
近期下载者：
相关文件：
收藏者：