sci_module

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:2KB
下载次数:165
上传日期:2011-02-23 13:37:04
上 传 者misssomuch
说明:  verilog编写的串口模块,可以直接使用,已经成功用于产品上了。
(UART by verilog.)

文件列表:
send.v (2435, 2007-10-15)
rec.v (2621, 2007-10-10)

近期下载者

相关文件


收藏者