Timer-experiment-inquiry-method
所属分类：VHDL/FPGA/Verilog
开发工具：Asm
文件大小：10KB
下载次数：1
上传日期：2015-07-03 23:12:57
上 传 者：
milliezl
说明： 基本部分：
用CPU内部定时器查询方式计时,实现每一秒钟输出状态发生一次反转.
(Basic part:
With the CPU internal timer query mode, the output per second to achieve a reversal of the state.)
文件列表:
定时器实验查询方式\shiyan7 (1550, 2010-03-01)
定时器实验查询方式\shiyan7.c (317, 2010-03-01)
定时器实验查询方式\shiyan7.hex (219, 2010-03-01)
定时器实验查询方式\shiyan7.lnp (31, 2010-03-01)
定时器实验查询方式\shiyan7.LST (1373, 2010-03-01)
定时器实验查询方式\shiyan7.M51 (2797, 2010-03-01)
定时器实验查询方式\shiyan7.OBJ (1591, 2010-03-01)
定时器实验查询方式\shiyan7.plg (3170, 2010-03-01)
定时器实验查询方式\shiyan7.uvopt (55215, 2010-03-01)
定时器实验查询方式\shiyan7.uvproj (13233, 2010-03-01)
定时器实验查询方式\shiyan7_uvproj.bak (0, 2010-03-01)
定时器实验查询方式 (0, 2015-06-22)
近期下载者：
相关文件：
收藏者：