AsynCFIFO
所属分类：VHDL/FPGA/Verilog
开发工具：Unix_Linux
文件大小：2KB
下载次数：5
上传日期：2015-07-14 13:35:00
上 传 者：
shasengqujinlalala
说明： 跨时钟域，异步的FIFO，利用指针移动，数据不移动，通过两级锁存消除跨时钟域的信号竞争
(Cross clock domains and asynchronous FIFO, use the pointer to move, do not move the data, eliminating cross clock domain signal through a two-stage competition latch)
文件列表:
AsynCFIFO.v (5660, 2014-11-12)
近期下载者：
相关文件：
收藏者：