DDS
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：5KB
下载次数：2
上传日期：2015-08-07 11:33:38
上 传 者：
yishuijiaolong
说明： 基于DDS算法的正余弦信号发生器的FPGA实现
(Based on DDS Algorithm cosine signal generator FPGA)
文件列表:
DDS\cordic_caculator_1.v (16176, 2014-02-25)
DDS\multipler_2.v (3627, 2014-02-24)
DDS\sin_generator.v (8577, 2014-03-11)
DDS (0, 2015-08-07)
近期下载者：
相关文件：
收藏者：