RSdecoder
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：11KB
下载次数：21
上传日期：2015-09-07 13:30:14
上 传 者：
opudn89
说明： 自己写的基于verilog的RS译码器，能够实现RS(240，224)码译码，一级流水设计，可连续译码也可非连续译码。
(RSdecoder for RS(240,224).)
文件列表:
RSdecoder\chein.v (5034, 2015-06-15)
RSdecoder\mutiplyx.v (22333, 2015-07-28)
RSdecoder\riBM.v (11932, 2015-06-01)
RSdecoder\rom_inv.v (15602, 2015-05-19)
RSdecoder\rs_decoder.v (12782, 2015-07-28)
RSdecoder\shift_taps.v (9802, 2015-05-25)
RSdecoder\syn-d.v (10150, 2015-06-15)
RSdecoder (0, 2015-07-28)
近期下载者：
相关文件：
收藏者：