i2s_input
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：39KB
下载次数：63
上传日期：2015-10-30 20:43:01
上 传 者：
鱼蛋先生
说明： 基于FPGA的i2s接口输入模块设计，其中有原理图和verilog源码，可在Quartus环境下进行仿真
(FPGA-based i2s interface input module design, including schematics and verilog source code, can be simulated in Quartus environment)
文件列表:
i2s_input.td (11749, 2011-01-10)
i2s_input.v (2808, 2011-01-17)
i2s_input模块设计说明.doc (60416, 2011-05-03)
近期下载者：
相关文件：
收藏者：